هندسة عكسية لمحرك أبل العصبي

كشفت مراجعة تقنية معمقة لمحرك Apple العصبي المدمج في شريحة M1 عن بنية حوسبة متخصصة صُممت أساساً لتشغيل شبكات CNN، مما يسلط الضوء على أسباب تراجعه أمام نماذج الذكاء الاصطناعي التوليدية الحديثة. وقد أعيدت هذه الدراسة في ضوء إعلان شريحة M5 عام 2025 التي أدمجت أنوية المحفز العصبي داخل معالج الرسومات، مما يشير رسمياً إلى نهاية عصر المعالجات التنفيذية العصبية المنفصلة. يركز التحليل على البنية الحسابية للمحرك، الذي يتألف من 16 نواة تحتوي على 2048 مساراً متوازياً للمضاعفة والتجمع. يعمل النظام كمحرك بيانات وظيفي ثابت لا ينفذ لغة تعليمات برمجية، بل يعتمد على واصفات مهام تُترجم برمجياً إلى ملفات تسجيلات عتادية محددة مسبقاً. تم دمج العمليات الحسابية مع دوال التنشيط غير الخطية داخل نفس المسار لتقليل زمن الانتظار، مع اعتماد دقة FP16 وتراكم داخلي يتحقق عند 32 بت. تكشف بنية الجدولة عن مدير مهام ومصفوفات انتظار ثابتة، حيث تُرسل الأوامر كتدفق بيانات تسلسلي يُفعّل عبر تسجيل خاص، مما يعكس فلسفة تصميم تفضل الثبات والسرعة على المرونة الديناميكية. لا يعالج المحفز التعليمات البرمجية بل يهيئ مسارات البيانات والذاكرة وفقاً للوظيفة المطلوب تنفيذها، وهو ما يتوافق مع طبيعة نماذج التعلم العميق الثابتة الهيكل عند وقت التشغيل. تتجلى التحديات الحقيقية في نظام الذاكرة والنطاق الترددي. يحلل التقرير نقطة الشفافية الحسابية ليجد أن المحفز يحتاج إلى 162 عملية حسابية مقابل كل بايت يُجلب من الذاكرة الأساسية، مما يضع عتبة أداء صارمة. يعتمد النظام على ذاكرة محلية من مستوى ثاني وذاكرة مخصصة للنواة، لكن هندسة نقل البيانات تفرض تسلسلاً في جلب البيانات من الذاكرة الأساسية، مما يمنع تحقيق أقصى سعة ترددية. هذا القيد يجعل المحفز غير كفؤ أمام نماذج المحولات التي تتطلب أنماط جريان بيانات مختلفة تماماً. يختتم التحليل بتأكيد أن دمج النوى العصبية في معالجات الرسومات عبر أجيال M-series ليس مجرد تحسين هندسي، بل تحول استراتيجي يعكس عدم ملاءمة البنى الوظيفية الثابتة لمواكبة ديناميكية نماذج اللغات الكبيرة. تظل دراسة البنية الداخلية للمحرك دليلاً تقنياً قيّماً على التطور المعقد لسوق شرائح الذكاء الاصطناعي الطرفية، وكيف فرضت المتطلبات الحسابية الجديدة إعادة هندسة كاملة لأدوات التسريع المخصصة.