AMD の次世代データセンター向けプロセッサ「EPYC Zen 6」のコードネーム「Venice」から、最大 192 コアを備えたエンジニアリングサンプルの情報が早期に明らかになりました。X（旧 Twitter）ユーザーの Olrak29_氏によって共有されたベンチマーク結果によると、64 コア、128 コア、192 コアの異なる構成が存在することが確認されました。特に 192 コアモデルは 8 つのコアコンプレックス（CCD）と 2 つの IO デバイス（IOD）で構成され、1 つの CCD あたり 24 コアという密度を示しています。一方、64 コアと 128 コアモデルでは 1 つの CCD あたり 32 コアが採用されており、これは前世代の Zen 5 を上回る高密度化を意味します。一部のベンチマークデータは削除されていますが、64 コアモデルの最大動作クロックは 3.54GHz に達することが確認されています。 Zen 6 アーキテクチャは 2027 年のリリースを見据えており、フラッグシップモデルでは最大 256 コアへの対応が予想されています。Venice は次世代ソケット「SP7」を搭載し、メモリー帯域幅の大幅な改善を図るでしょう。また、Zen 6c と呼ばれるコア数の多い版では、1 つの CCD に最大 32 コアが収容される見込みです。さらに、Zen 6 向けには L3 キャッシュ容量を 48MB に増大させる計画も噂されています。 従来の AMD の戦略では消費者向け市場が先に登場することが一般的でしたが、今回はデータセンター需要の回復を見越し、Venice が先に発売される可能性があります。消費者向けプロセッサのコードネーム「Olympic Ridge」の具体的なリリース時期についてはまだ公式発表がなく、2026 年の Venice 登場との間にギャップがあることが示唆されています。これにより、企業市場向けに新アーキテクチャの利点をまず確立する戦略が採られることが期待されています。