Technische Testergebnisse von Engineering-Proben des kommenden AMD EPYC Zen 6-Prozessors, bekannt unter dem Codenamen Venice, sind nun öffentlich zugänglich geworden. Die Enthüllung erfolgte durch den Nutzer Olrak29_ auf der Plattform X und umfasst sechs verschiedene Benchmarks auf OpenBenchmark.org, die detaillierte Spezifikationen der Chips offenlegen. Diese frühe Datenlage deutet auf eine signifikante Steigerung der Rechenleistung für Rechenzentren hin, die noch vor dem offiziellen Markteinführungsdatum im Jahr 2027 erreicht wurde. Die analysierten Testdaten zeigen eine beeindruckende Kernvielfalt. Einer der getesteten Prozessoren weist 192 Kerne auf, was einem neuen Maßstab für die Branche entspricht. Die Tests wurden auf unterschiedlichen Plattformen durchgeführt, darunter die sogenannten Kenya- und Nigeria-Systeme. Während einige Proben mit 64 oder 128 Kernen auf zwei Input-Output-Dies (IODs) liefen, erreichte die leistungsstärkste Einheit mit 192 Kernen acht Core Complex Dies (CCDs). Eine Analyse der CCD-Anzahl lässt darauf schließen, dass hier überwiegend spezialisierte Zen 6c-Kerne zum Einsatz kommen, die für eine höhere Packungsdichte optimiert sind. Bei den 64- und 128-Kern-Modellen sind jeweils 32 Kerne pro CCD verbaut, während die 192-Kern-Variante 24 Kerne pro CCD aufweist. Dies bestätigt vorangegangene Berichte, dass die Architektur der Zen-Reihe im Vergleich zur Vorgängergeneration Zen 5 eine deutliche Verdichtung der Kerne pro Modullösung vorsieht. Obwohl nicht alle Benchmark-Einträge dauerhaft verfügbar sind, konnten für einen 64-Kern-Chip spezifische Taktfrequenzen ermittelt werden. Dieser erreichte in den Tests Spitzenwerte von 3,54 Gigahertz. Diese Informationen unterstreichen das hohe Leistungspotenzial, das AMD mit dieser neuen Generation anpeilt. Zen 6 ist als Nachfolger der derzeitigen Turin-Plattform konzipiert und wird voraussichtlich auf dem neuen SP7-Sockel laufen, der auch Verbesserungen bei der Speicherbandbreite verspricht. Für die Consumer-Ebene, unter dem Codenamen Olympic Ridge bekannt, gibt es bisher noch keine offiziellen Ankündigungen. Es ist unklar, ob diese Konsumenten-Chips parallel zur Datacenter-Version oder erst später erscheinen werden. Die bisher vorliegenden Informationen deuten darauf hin, dass AMD die Markteinführung für Venice auf 2026 festgelegt hat, während für Olympic Ridge keine konkreten Jahreszahlen genannt wurden. Angesichts der aktuellen Nachfrage im Rechenzentrumssektor ist es plausibel, dass die EPYC-Chips den Verbraucherversionen vorauslaufen werden. Zudem wird erwartet, dass die Kapazität des L3-Caches für die Zen-Architektur auf 48 Megabyte angehoben wird. Bisherige Gerüchte bezüglich der vollständigen Core-Verteilung legen nahe, dass Zen 6-Kerne in 12-Kern-CCDs und Zen 6c-Kerne in 32-Kern-CCDs untergebracht werden sollen, was das Maximum von 256 Kernen für die Spitzenmodelle des Datacenter-Segments erst möglich macht. Die bisherigen Leaks bestätigen somit die Strategien von AMD, ihre technologische Führung in der High-Performance-Computing-Branche weiter auszubauen, auch wenn die endgültigen Spezifikationen noch nicht offiziell bestätigt sind.