Ein Forscherteam der Pekinger Universität unter Leitung von Professor Yang Yuchao und des Shanghai-Instituts für Mikrosystem- und Informationstechnologie der Chinesischen Akademie der Wissenschaften unter Mitwirkung von Professor Song Zhitang hat einen bahnbrechenden 40-Nanometer-Chip für die datenortnahe Verarbeitung entwickelt. Veröffentlicht in der Fachzeitschrift Science, demonstriert das Bauteil die erste kontrollierte Nutzung von Phasenwechsel-Speichern für neuronale dynamische Systeme und reduziert die Rechenzeit für komplexe 3D-Oberflächenmodelle drastisch. Im Zentrum des Designs steht die Umgehung des klassischen von-Neumann-Flaschenhalses. Die Forscher integrieren Phasenwechsel-Speicher direkt in die Rechenlogik und nutzen dessen bisher als nachteilig geltenden Widerstandsdrift gezielt zur dynamischen Schrittweitenanpassung bei numerischen Integrationen. Durch Carbon-Beimischung wurde die Materialstabilität erheblich erhöht, wodurch der Speicher bei Temperaturschwankungen von null bis siebzig Grad Celsius präzise vierzehn Widerstandsstufen unterscheidbar bleibt und eine Haltbarkeit von zehn hoch zehn Schreibzyklen erreicht. Diese Multi-Level-Fähigkeit ermöglicht die Speicherung von Gewichtungsdaten in einem differentiellen Array, wobei Multiplikationen und Additionen analog im Speicher erfolgen, ohne Daten zwischen Arbeitsspeicher und Prozessor hin- und herzubewegen. Die Leistungsdaten übertreffen bestehende Lösungen deutlich. Für die dreidimensionale Rekonstruktion der menschlichen Hirnrinde benötigt der neue Chip lediglich 0,43 Sekunden, was einer Beschleunigung um den Faktor fünfzig gegenüber modernsten Grafikkarten entspricht. Die dabei erreichte geometrische Abweichung liegt bei unter 0,4 Millimetern, was nahtlose und fehlerfreie 3D-Netze für medizinische Anwendungen garantiert. Eine einzelne Iteration des neuronalen Dynamiksystems dauert nur 2,12 Millisekunden, dabei wird eine Energie verbraucht, die etwa einem Tausendstel des Stroms für ein Smartphone-Laden entspricht. Die für die Rechenlogik erforderliche Fläche beläuft sich auf 0,28 Quadratmillimeter, ein Drittel der herkömmlichen Architekturen. Zur Sicherstellung der Langzeitstabilität wurde ein zeitgestaffeltes Abfrageverfahren implementiert, das Verschleißvorgänge gleichmäßig auf das gesamte Array verteilt. Die Technologie markiert einen Paradigmenwechsel im Bereich der spezialisierten KI-Hardware. Indem Hardwareeffekte in funktionalen Vorteil transformiert werden, etabliert das Projekt ein skalierbares Muster für analoge In-Memory-Architekturen. Die Ergebnisse öffnen neue Anwendungsfelder in der computergestützten Chirurgie, dem automatisierten Fahren sowie der digitalen Modellierung physikalischer Objekte. Mit der Präsentation im Fachjournal Science wird die Plattform als Grundlage für zukünftige, hochintegrierte Edge-Computing-Systeme eingeordnet, deren Array-Dichte und Schnittstellen zu großen Sprachmodellen Gegenstand weiterer Optimierungen sein werden.