英特尔在本周的Intel Foundry Direct 2025大会上阐述了其High-NA EUV（极紫外光）策略的理由。尽管该技术的成本效益一直备受质疑，但英特尔依然坚定地支持这一新技术，并计划将其用于即将推出的14A工艺节点。然而，考虑到技术仍在开发中，英特尔尚未完全决定是否在生产中使用High-NA EUV。目前，第二台High-NA EUV设备已安装在俄勒冈州的工厂内，技术进展顺利。 英特尔高级副总裁兼制造业CTOO（首席技术和运营官）Naga Chandrasekaran博士表示：“英特尔在14A技术上仍有选择低-NA或高-NA EUV方案的灵活性，两种方案都是设计规则兼容的，不会影响客户的设计。此外，我们在18A和14A节点上的数据表明，使用低-NA EUV和高-NA EUV生产的效果在产量上是相同的。” 为了减少风险，英特尔只会在14A节点的部分层面上使用High-NA EUV技术，其他层则会使用不同分辨率的设备。这意味着即使最终选择不使用High-NA EUV，也只会对制造过程的一小部分产生影响。Naga进一步解释说，使用三重曝光法与标准低-NA EUV相比，虽然技术更为复杂，但英特尔已经达到了相同的效果，这对于客户来说是个好消息。这表明即使High-NA EUV遇到开发障碍，英特尔也能按时向市场推出产品，避免像10纳米节点时期那样因为过度依赖新技术而延误进度。 英特尔在大会上演示了一个实例，展示了单次High-NA EUV曝光生成的图案与传统的三重曝光法生成的相似图案。传统方法需要大约40个工艺步骤来生成这个图案，而High-NA EUV只需要一次曝光。Naga表示：“这样可以显著简化制造流程，降低整体成本。我们在14A节点上的High-NA应用将减少约40个工艺步骤，从而降低成本并提高性能。” 英特尔从过去的10纳米节点失败中学到了经验教训，那次失败导致该公司芯片制造技术优势丧失，落后于竞争对手台积电。失败的原因之一是同时进行了太多新技术的尝试，增加了风险。因此，英特尔这次特别谨慎，开发了替代的低-NA生产流程，以防止历史重演。这种双轨策略确保即使新技术出现问题，也能有可靠备选方案。 此外，英特尔还在18A节点上开发了行业首创的背面供电系统和环绕栅极（GAA）晶体管。为了进一步降低风险，公司还为20A工艺节点开发了一个内部试验节点，不包含GAA晶体管。不过，由于这两个新技术的开发进展顺利，英特尔最终决定在18A节点上全面推广。 台积电则明确表示不会在其A14节点上使用High-NA EUV，并未透露何时会将其投入量产。英特尔最初计划在18A节点上采用High-NA，但由于该节点开发速度超过预期，相关设备未能及时到位，因此推迟了这一计划。 总体来看，英特尔的High-NA EUV战略体现了公司在新一代制造技术上的谨慎和创新。通过双轨并行的方法，既保持了技术领先的可能性，又有效降低了风险。英特尔希望通过这一战略重新夺回其在芯片制造领域的领先地位。 业内人士评价认为，英特尔的做法非常明智。一方面，High-NA EUV技术的潜力巨大，可以帮助公司在未来的技术竞争中占据优势；另一方面，备选的低-NA EUV方案则提供了额外的安全保障。英特尔的这种双保险策略在技术不确定性的背景下显得尤为关键。公司背景方面，作为全球领先的半导体制造商，英特尔一直致力于推动芯片制造技术的创新和进步，力求在竞争激烈的市场中保持领先地位。