東京科学大学の研究チームが、小型化が次世代メモリの性能向上に直結することを実証した。同チームは、酸化ハフニウム（HfO₂）を用いたフェロエレクトリックトンネル接合（FTJ）をシリコン基板上にナノスケールで作製し、そのサイズ縮小が電気的特性に与える影響を系統的に調査。その結果、接合面積を小さくするほど「ON」と「OFF」状態の抵抗差（TER比）が顕著に増大し、最小25ナノメートルの接合ではTER比が2,200に達するなど、従来の大型デバイスをはるかに上回る性能を確認した。この特性は、データの明確な識別を可能にし、記憶の信頼性と効率を大幅に高める。 研究の背景には、人工知能（AI）、エッジコンピューティング、IoTの発展による高速・高密度・低消費電力メモリへの需要がある。従来のフラッシュメモリは、微細化に伴う電荷漏れや信頼性の低下により限界に達しており、代替技術の開発が急務となっている。FTJは、電荷ではなく、超薄いフェロエレクトリック層の電極化方向で情報を記録する仕組み。この電極化が電子トンネル確率を制御し、ON/OFFの2状態を実現する。研究チームは、電子ビームリソグラフィーを用いて「ナノクロスバー構造」のFTJを実現。これにより、2端子アドレス方式と高密度配列が可能となり、スケーラブルなメモリアーキテクチャに適している。 特に注目すべきは、低温から常温まで幅広い温度範囲で、電子がフェロエレクトリック層を直接トンネルするという明確な輸送メカニズムが確認された点。これは、従来の漏れ電流や熱励起輸送に依存するモデルとは異なり、小型化によって性能が低下するという従来の懸念を覆す結果となった。研究を主導した真島豊教授は、「小型化が性能向上につながる」と明言し、AIやIoT向けの高密度・低消費電力・3次元統合型メモリの実現に向けた実用的道筋を示した。 この研究は、ナノスケールでのFTJの性能向上を実証する画期的な成果であり、次世代非揮発性メモリの実用化に向けた重要な一歩となった。