中国科学院微电子研究所が、データ処理の効率化に向けた非易失性存算一体チップ技術で重要な進展を遂げました。スマートコンピューティングやビッグデータの普及に伴い、低計算強度ながら高頻度でのデータアクセスを要する計算需要が急増しています。これに対応するため、データをその場で保存し計算する存算一体技術への関心が高まっていましたが、これまで記憶容量と演算能力の両方を最適に連携させることが困難でした。この課題に対し、同研究所の研究チームが高密度な非易失性存算技術および近傍に配置したメモリでの計算技術において具体的な成果を達成しました。 存算技術の開発では、チームは電荷捕捉型トランジスタを用いたハイブリッド型演算内計算チップを設計しました。これには高密度差分増幅型計算アレイや、エネルギー効率が優れたアナログ予測からデジタル計算への連携、そしてハードウェアの負担を抑えつつ固定小数点と浮動小数点を両方処理する回路が含まれています。実際に製造されたチップは流片検証を通過し、INT4 や INT8、FP4 の行列演算を効率的にサポートします。これにより、メモリ密度と演算密度の両方を同時に向上させることに成功しました。 一方、近存技術においては、新型のフェロ電気 NAND フラッシュメモリを利用したチップを設計しました。後工程で形成されるフェロ電気ゲートトランジスタを用いたアレイ、読み出し時に充電と放電を交互に行う方式、そして低消費電力で多機能な近傍計算ユニットが特徴です。この技術も流片検証を完了し、高次元かつ高並列、多ビットのベクトルを用いた近似ベクトル探索タスクを効率的に処理できます。これは大容量 NAND フラッシュ型近存メモリ技術の発展に向けた新たな道筋を示すものです。これらの研究成果は、国家自然科学基金委員会と中国科学院の戦略的先導科技专项の支援のもと実現されました。