部分順序プルーニング：ニューラルアーキテクチャサーチにおける最適な速度/精度トレードオフの実現

実世界のシナリオで深層ニューラルネットワークを展開する際、対象プラットフォームでの速度と精度のトレードオフを達成することは非常に重要です。しかし、既存の自動アーキテクチャ探索手法の多くは、高性能にのみ焦点を当てています。本研究では、検索されたネットワークの速度/精度トレードオフを改善するアルゴリズムを提案します。このアルゴリズムは「部分順序プルーニング（Partial Order Pruning）」と呼ばれ、部分順序の仮定に基づいてアーキテクチャ探索空間をプルーニングし、最適な速度と精度のトレードオフを持つアーキテクチャを自動的に探索します。当該アルゴリズムは、対象プラットフォームにおける推論速度に関するプロファイル情報を明示的に考慮しています。提案したアルゴリズムにより、さまざまなアプリケーションGPUプラットフォーム上で高い精度と高速な推論速度を提供する複数の東風（Dongfeng, DF）ネットワークを提示します。さらにデコーダーのアーキテクチャを探求することで、当社のDF-Segリアルタイムセグメンテーションネットワークは、対象の組み込みデバイスおよびハイエンドGPUにおいて最先端の速度/精度トレードオフを達成しました。