このデータセットは、中国科学技術大学のMIRA研究所とファーウェイのノアの方舟研究所の研究者が2024年に共同でリリースしたチップ物理レイアウトChiPBenchデータセットです。関連論文は「AI ベースのチップ配置アルゴリズムのエンドツーエンドのパフォーマンスのベンチマーク”。

ChiPBench は、最終設計の PPA メトリックを改善する際の既存の AI ベースのチップ レイアウト アルゴリズムの有効性を評価するために設計された包括的なベンチマークです。具体的には、研究チームはCPU、GPU、マイクロコントローラーなどのさまざまな分野から20個の回路を収集しました。これらのデザインは、Verilog ソース コードからワークフローを実行することによってコンパイルされ、最終デザイン PPA に対する配置アルゴリズムの影響を評価するために必要な物理実装スイートが保持されます。