IBM a annoncé avoir développé la première technologie de puce électronique inférieure à un nanomètre au monde, marquant une étape décisive pour l'industrie des semi-conducteurs. Pour contourner les limites physiques de la gravure traditionnelle, les chercheurs de l'entreprise ont mis au point des transistors nanostack. Cette architecture remplace la disposition horizontale classique par un empilement vertical de plusieurs couches de transistors sur une même surface de silicium. Cette approche permet d'augmenter la densité des composants sans élargir la taille de la puce. Selon IBM, cette structure verticalement intégrée offre un meilleur contrôle du flux électrique, ce qui réduit les fuites de courant et la dissipation thermique. Les gains potentiels se situent dans deux domaines clés : l'amélioration des performances de calcul et la baisse de la consommation énergétique. Ces caractéristiques répondent directement aux besoins croissants des centres de données, des systèmes d'intelligence artificielle et des appareils mobiles, où la puissance doit croître sans alourdir les contraintes thermiques ou électriques. L'entreprise précise que cette démonstration constitue une validation de faisabilité plutôt qu'un produit immédiatement commercialisable. Le passage à une fabrication industrielle nécessitera encore des étapes de qualification, l'adaptation des équipements de production existants et des partenariats avec les fonderies. IBM a annoncé son intention de publier les détails techniques de ses recherches afin que la communauté scientifique et les fabricants puissent s'appuyer sur cette approche pour définir les prochaines normes du secteur. Cette avancéepositionne également la firme américaine comme un acteur central dans la course aux technologies post-silicium. En prouvant qu'il est possible de franchir le seuil symbolique d'un nanomètre par le vertical plutôt que par la réduction de la gravure, IBM ouvre une nouvelle voie de développement pour les générations futures de processeurs. Les résultats attendus confirment une tendance lourde de la microélectronique : optimiser l'architecture des puces pour concilier efficacité énergétique, puissance de calcul et durabilité environnementale.