Die Informationsdichte bei modernen Rechenanwendungen steigt rapide an, wodurch traditionelle Computerarchitekturen an ihre Grenzen stoßen. Intensive Datenverarbeitung erfordert hohe Zugriffsgeschwindigkeiten auf Speicherorte, was bei herkömmlichen Systemen oft zu Engpässen führt, da Daten zwischen Prozessor und Speicher transportiert werden müssen. Als vielversprechende Lösung wird daher die nichtflüchtige Speicher-Rechen-Integration (Processing-in-Memory) erforscht. Diese Technologie ermöglicht es, Berechnungen direkt im Speicher durchzuführen, was Energie spart und die Leistung steigert. Bisher bestand jedoch die Herausforderung darin, Speicher- und Rechenkapazitäten effizient zu synchronisieren, um verschiedene Anwendungsfälle optimal abzudecken. Forscher des Instituts für Mikrotechnik der Chinesischen Akademie der Wissenschaften haben nun bedeutende Fortschritte in diesem Bereich erzielt. Das Team entwickelte zwei wesentliche Architekturen, die sowohl durch Tests auf echten Chips bestätigt wurden als auch praktische Anwendungen ermöglichen. Im Bereich der Speicher-in-Processing-Technologien wurde ein Hybrid-Array-Chip auf Basis von Ladungsfangtransistoren entworfen. Dieser integriert einen hochdichten Speicher mit einer effizienten Recheneinheit, die analoge Vorhersage- und digitale Berechnungsmechanismen kombiniert. Das System wurde so optimiert, dass es Rechenvorgänge mit niedriger Genauigkeit wie INT4 und INT8 sowie Float-Punkt-Berechnungen (FP4) in Matrix-Vektor-Operationen unterstützt. Dies führt zu einer signifikanten Steigerung sowohl der Speicherdichte als auch der Rechenleistung pro Flächeneinheit. Parallel dazu arbeiteten die Wissenschaftler an Technologien für das Nahspeichern (Near-Memory Computing). Sie setzten dabei auf neuartige NAND-Flash-Speicher, die mit Eisen-Oxid-Grat-Transistoren ausgestattet sind. Das Design umfasst eine spezielle Lese-Methode mit abwechselnder Ladung und Entladung sowie einen hocheffizienten Signalverstärker. Eine weitere Innovation stellt eine vielseitige Recheneinheit dar, die ohne hohen Hardwareaufwand komplexe Datenoperationen im Phasenbereich bewältigen kann. Diese Architektur eignet sich besonders gut für Aufgaben, die hochdimensionale und parallele Vektorsuche erfordern, wie sie etwa im Bereich des maschinellen Lernens und der Datenanalyse üblich sind. Der Ansatz eröffnet neue Möglichkeiten für den Einsatz von NAND-basiertem Speicher mit integrierter Rechenleistung in großem Maßstab. Diese wissenschaftlichen Durchbrüche werden durch Unterstützung des Nationalen Naturwissenschaftsfonds und strategischer Innovationsprogramme der Chinesischen Akademie der Wissenschaften ermöglicht. Die vorgestellten Lösungen adressieren direkt das Kernproblem der Koexistenz von Speicherkapazität und Rechenkraft. Durch die Integration dieser Technologien können zukünftige Systeme effizienter arbeiten, was insbesondere für datenintensive Anwendungen wie künstliche Intelligenz, Big-Data-Analysen und Echtzeit-Verarbeitung entscheidend ist. Die erfolgreiche Validierung auf Chip-Ebene markiert einen wichtigen Schritt von der theoretischen Forschung hin zu praxisreifer Hardware. Die Ergebnisse zeigen, dass die Symbiose aus Speichern und Prozessoren möglich ist und die Leistungsgrenzen herkömmlicher Architekturen durchbrechen kann. Die Forschung unterstreicht die Bedeutung der Weiterentwicklung von nichtflüchtigen Speichern für die Zukunft der Computertechnologie.