IBM integriert ARM und z/Architecture in Dual-ISA-Kern

Auf der Hot Chips 2026 präsentierte IBM den weltweit ersten Prozessor, der die z/Architecture und AArch64 nativ in einem einzigen Kern ausführt. Der auf einer 2-Nanometer-Technologie basierende Chip verfügt über elf Kerne mit 5,7 GHz Basistakt. Im Gegensatz zu heterogenen Designs ermöglicht die Architektur einen dynamischen Wechsel zwischen den Instruktionssätzen innerhalb von Nanosekunden. Beide ISA-Plattformen werden dabei als gleichwertig behandelt. Für AArch64-Instruktionen nutzt IBM den KVM-Stack aus der Linux-on-Z-Unterstützung, während z/Architecture-Instruktionen ohne Virtualisierungslayer abgewickelt werden. Dies gewährleistet die angestrebte Ausfallzeit von lediglich 0,032 Sekunden pro Jahr bei 99,999999 Prozent Verfügbarkeit. Die Mikroarchitektur erweitert maßgeblich die Decodier-Logik zur Unterstützung der 2.792 AArch64-Befehle und der Scalable Vector Extension. Branch Prediction, Register-Umbenennung sowie arithmetische Einheiten wurden dagegen weitgehend aus dem Vorgänger Telum II übernommen und um FP16-Unterstützung erweitert. Der Prozessor integriert vergrößerte virtuelle Speicherhierarchien mit 432 MB Virtual L3 und 3,5 GB Virtual L4 Cache sowie eine On-Chip-DPU und Hardware-Beschleuniger für Kryptografie und Kompression. Parallel stellte IBM den Nachfolger des Spyre-Akkelerators vor. Der neue Chip umfasst sechzehn Kerne, optimiert auf KI-Formate wie FP4 und MXFP4. Der entscheidende Fortschritt liegt im Speicher: Statt LPDDR5 nutzt der Beschleuniger HBM3e mit 96 GB Kapazität und bis zu 4 TB/s Bandbreite, was einer zwanzigfachen Steigerung entspricht. Tina Tarquinio, Chief Product Officer für IBM Z, erklärte, das Ziel bestehe darin, die breite ARM-Softwarelandschaft direkt auf die sicherheitskritische Mainframe-Plattform zu bringen, um aufwändige s390x-Portierungen zu vermeiden. Die z18-Generation soll im gewohnten Rhythmus von zweieinhalb bis drei Jahren nach der z17-Einführung 2024 geliefert werden. Der konkrete Marktstart richtet sich jedoch weiterhin nach den individuellen Migrationszyklen kritischer Infrastrukturen, die Mainframes als Rückgrat ihrer Datenverarbeitung nutzen.