インテルは、電子部品技術会議（ECTC）で新たなチップパッケージング技術の突破点を発表しました。具体的には、大規模なチップパッケージと省電力性能の向上を実現するEMIB-T、冷却課題を解決する新しい分散型ヒートスプレッダ技術、そしてより大きなパッケージ製造を可能にする新しい熱圧接接合技術が紹介されました。 EMIB-T EMIB-T（ Embedding Multi-die Interconnect Bridge through TSVs ）は、インテルの既存のEMIB技術にシリコン VIA（through-silicon vias）を組み込むことで進化したものです。この技術は、チップ間の通信と省電力性を大幅に向上させます。従来のEMIBでは、パワーデリバリパスが片持ち状態になり、高電圧ドロップを引き起こしていましたが、EMIB-TではVIAを活用してチップパッケージの底部から直接低抵抗の給電路を確保することで問題を解決しています。これにより、HBM4/4eなどの新技術の統合が可能となり、UCIe間のデータ転送速度も32 Gbps以上に向上します。 また、EMIB-Tはパッケージサイズを120x180mmまで拡大し、最大38ブリッジと12個のレチクルサイズのダイをサポートします。初代EMIBでは55マイクロメートルのバumpsピッチを実現しましたが、第二世代では45マイクロメートルへとスケールダウン。EMIB-Tでは、さらに低く35マイクロメートルまで下げるのが可能なだけでなく、25マイクロメートルの開発も進めています。 分散型ヒートスプレッダ AI革命により、チップパッケージの大きさと消費電力が増加しています。これに対する冷却課題を克服するために、インテルはフラットプレートとステッフナーに分解された新しい分散型ヒートスプレッダ技術を開発しました。この技術は、ヒートスプレッダとダイ間の熱伝導材料（TIM）との結合を改善し、 Solders 空洞を25%削減できるほか、TDP 1000Wまでのチップパッケージ冷却を可能にします。 新しい熱圧接接合技術 インテルは、サーバーと消費者向け製品で利用している熱圧接接合技術を、大型パッケージ基板向けに新たに発展させました。この技術は、接合時のダイと基板の反りを最小限に抑え、収率と信頼性を向上させるとともに、これまでよりも大きいチップパッケージを製造可能にします。また、EMIB-Tにおけるより細かいピッチの実現にも貢献しており、一層高い密度を追求できます。 業界の反応と将来展望 これらの技術革新は、インテルファウンドリが顧客に提供する幅広いチップ製造オプションの競争力を強化する上で重要です。アマゾンウェブサービス（AWS）やシスコなどの業界的大手も、インテルのパッケージング技術を活用しており、チップパッケージングはインテルにとって外部顧客から収益を生む最速の道となっています。 インテルは、自社製品だけでなく、他のメーカーのチップも使用した設計への対応も進めています。これにより、完全にインテルのプロセス节点に依存することなく、異なる種類のチップを一つのパッケージに統合できるようになり、顧客の選択肢が広がります。さらに、US政府のRAMP-CとSHIPプロジェクトにも採用されるなど、チップパッケージング技術の需要は高まっています。 インテルは、今後も有機基板やガラス基板を駆使して、より複雑で高性能なチップパッケージング技術の開発を続けていくと見られます。これらの技術の進化は、インテルが世界トップの半導体メーカーとしての地位を維持するための重要なステップと考えられます。