Le système RAG (Retrieval-Augmented Generation) s'est imposé comme la norme pour doter les modèles d'IA d'une mémoire externe. Pourtant, son architecture repose sur une conversion répétée et coûteuse : les états neuronaux internes sont d'abord transformés en texte, puis compressés en vecteurs, stockés, et enfin reconvertis en texte avant d'être réinjectés dans le modèle. Cette chaîne constitue un contournement technique plutôt qu'une mémoire native. Elle s'explique par une limitation actuelle : les réseaux de neurales ne peuvent pas encore conserver directement leur état interne entre les exécutions, ce qui impose une infrastructure complète de reconstruction à partir du texte à chaque besoin de rappel. L'élargissement des fenêtres de contexte est souvent proposé comme alternative, mais cette approche ne résout ni la portabilité, ni la persistance, ni la latence. Dans des environnements distribués ou sur des appareils autonomes, transférer des millions de jetons représente un coût réseau prohibitif et oblige le système récepteur à retraiter entièrement l'historique. Pour les applications temps réel comme la robotique ou les boucles de contrôle, le processus RAG ajoute environ cent trente-cinq millisecondes d'attente séquentielle. Cet intervalle est invisible pour un chatbot, mais il devient un goulot d'étranglement critique pour le calcul industriel ou haptique où chaque milliseconde est comptée. L'évolution historique des systèmes informatiques indique que ces couches de traduction sont temporaires. Après les bases relationnelles et les indices de recherche, les vecteurs sémantiques sont devenus le standard, sans éliminer les technologies précédentes qui se sont simplement intégrées comme couches de stockage inférieures. Le RAG suivra cette trajectoire. Il conservera un rôle utile pour la communication entre architectures différentes ou avec les humains, mais son statut de mécanisme principal de mémoire pour les agents autonomes évoluera. La recherche se tourne désormais vers la persistance directe des états latents. Un transfert natif d'état neuronal entre processeurs supprimerait les étapes intermédiaires de conversion. Ce saut architectural se heurte toutefois à un défi technique majeur : les représentations latentes sont spécifiques à chaque modèle et rarement compatibles. Des projets explorent des méthodes de compression et de projection portables, mais l'interopérabilité universelle reste un problème de recherche actif. Cette transition n'implique pas la disparition immédiate des bases vectorielles, mais leur déplacement vers une fonction d'interopérabilité, laissant place progressivement à une mémoire IA conçue pour stocker et transférer l'état de calcul réel, et non plus seulement du texte.