Cadence hat ein umfassendes Partnerökosystem für Chiplets vorgestellt, um die Markteinführungszeit für chipletbasierte Lösungen in Bereichen wie Physical AI, Data Center und Hochleistungsrechnen (HPC) deutlich zu verkürzen. Zentrale Elemente sind die Integration von vorvalidierten IP-Komponenten aus einer Vielzahl von Partnern – darunter Arm, Arteris, eMemory, M31 Technology, Silicon Creations, Trilinear Technologies und der Analysepartner proteanTecs – in die Cadence Physical AI Chiplet Plattform. Ein zentraler Baustein ist die Zusammenarbeit mit Samsung Foundry, bei der ein Prototyp auf dem SF5A-Prozess mit vorkonfigurierter IP-Integration entwickelt wird, um Risiken zu minimieren und Kunden den Einstieg in chipletbasierte Designs zu erleichtern. Die Plattform nutzt spezifikationsbasierte Automatisierung, um architektonische Frameworks zu generieren, die Cadence-IP mit Drittanbieter-IP kombinieren, inklusive Funktionen für Chiplet-Management, Sicherheit und Zuverlässigkeit. Die EDA-Tool-Flows ermöglichen nahtlose Simulation mit Xcelium und Emulation mit Palladium Z3, während der physische Entwurf mit Echtzeit-Feedback für effiziente Place-and-Route-Zyklen sorgt. Alle Architekturen sind standardskonform, insbesondere an die Arm Chiplet System Architecture und zukünftige OCP Foundational Chiplet System Architecture angepasst. Die UCIe™-IP von Cadence sorgt für branchenübliche Die-zu-Die-Konnektivität, ergänzt durch eine umfassende Portfolio an Protokoll-IP für moderne Schnittstellen wie LPDDR6/5X, DDR5-MRDIMM, PCIe 7.0 und HBM4. Ein früher Prototyp der Basis-System-Chiplet-Plattform, der bereits in Silizium validiert wurde, beinhaltet UCIe 32G und LPDDR5X-IP. Die strategischen Partnerschaften stärken die Innovationskraft: Arm bringt den Zena™ Compute Subsystem (CSS) ein, der Anforderungen an Edge-AI in Automobil, Robotik und Drohnen erfüllt. Arteris liefert skalierbare, hochleistungsfähige On-Chip-Netzwerke (Ncore, FlexNoC), eMemory integriert sich mit sicherer OTP-Technologie in die Securyzr™-Sicherheitsarchitektur, M31 bietet automotive-qualifizierte MIPI-Phy-IP, proteanTecs ermöglicht Telemetrie für zuverlässige, energieeffiziente Systeme, und Samsung Foundry demonstriert die Leistungsfähigkeit ihres SF5A-Prozesses. Silicon Creations und Trilinear Technologies liefern spezialisierte Clocking- und DisplayPort-IP-Lösungen. Industrieexperten sehen in der Initiative einen Meilenstein: Die Kombination aus vorkonfigurierter, validierter IP und automatisierten Design-Flows reduziert erheblich die Komplexität, beschleunigt die Entwicklung und senkt die Einführungsrisiken. Die Plattform stärkt die Wettbewerbsfähigkeit in der Chiplet-Revolution, insbesondere für Anwendungen, die hohe Leistung, Sicherheit und Skalierbarkeit erfordern. Cadence positioniert sich damit als zentraler Enabler für die nächste Generation von Systemen, die von künstlicher Intelligenz, autonomer Mobilität bis hin zu HPC reichen. Die Partnerschaften unterstreichen die Bedeutung offener, interoperabler Ökosysteme in der Halbleiterindustrie.