Maschinelles Lernen unterstützte Netzwerksicherheit kann erheblich zur Sicherung von 5G-Komponenten beitragen. Allerdings erfordert die inferentielle Verarbeitung im Bereich maschinelles Lernen in der Regel Zehntel bis Hundertstel Sekunden, was erhebliche Latenzzeiten in 5G-Operationen verursacht. Diese Inferenzlatenz lässt sich reduzieren, indem das maschinelle Lernmodell in die programmierbare Logik eines Field-Programmable Gate Arrays (FPGA) implementiert wird, wobei lediglich ein geringer Genauigkeitsverlust in Kauf genommen wird. Um diesen Genauigkeitsverlust zu quantifizieren und eine Basisleistung für die Inferenzlatenz bei programmierbarer Logik zu etablieren, untersucht diese Arbeit einen Autoencoder und einen β-Variational Autoencoder, die auf zwei unterschiedlichen FPGA-Evaluierungsplattformen implementiert wurden, und vergleicht deren Genauigkeit und Leistung mit einer Implementierung auf einer NVIDIA A100 Grafikprozessoreinheit. Als Teil der Evaluation wird ein öffentlich verfügbares 5G-Datensatz vorgestellt, der 10 Arten von Angriffen sowie normalen Datenverkehr enthält.