TOKYO – THine annonce son nouveau chipset optique sans DSP, conçu spécifiquement pour les interconnexions « lentes et larges » des réseaux d’intelligence artificielle à grande échelle de prochaine génération. Ce développement marque une avancée significative dans l’optimisation des infrastructures de calcul intensif, en offrant des performances améliorées tout en réduisant les coûts, la latence et la consommation énergétique. Les EIC (Electrical Interface Chips) sans DSP de THine permettent une transmission de données haut débit directe, sans recours à un traitement numérique du signal externe. Cette architecture simplifiée réduit la complexité du système, diminue le nombre de composants nécessaires et améliore la densité d’intégration, ce qui est particulièrement avantageux dans les environnements de data centers modernes où l’espace et l’efficacité énergétique sont des contraintes majeures. Le concept de « slow and wide » fait référence à une approche d’interconnexion qui privilégie un large débit de données sur des distances modérées, plutôt que des débits extrêmement élevés sur de courtes distances. Cette stratégie s’aligne parfaitement sur les besoins croissants des réseaux d’IA à échelle croissante (scale-up), où des milliers de processeurs doivent communiquer efficacement entre eux pour exécuter des modèles d’apprentissage profond complexes. En permettant une transmission de données plus fluide et plus stable, les nouveaux chips de THine renforcent la scalabilité et la fiabilité des systèmes d’IA. Grâce à leur conception optimisée, ces chips offrent une solution économique attractive pour les fabricants de serveurs et les opérateurs de cloud, qui cherchent à réduire les coûts de mise en œuvre tout en maintenant des performances élevées. La suppression du DSP, souvent source de latence et de consommation énergétique, contribue également à une réduction significative de la latence de transmission, un facteur clé pour les applications d’IA en temps réel. THine, acteur reconnu dans le domaine des solutions de transmission de données, continue ainsi de repousser les limites des technologies optiques. Son chipset sans DSP s’inscrit dans une vision plus large de l’évolution des réseaux d’infrastructure informatique, où la performance, l’efficacité énergétique et la modularité sont au cœur des innovations. Ce nouveau produit devrait jouer un rôle central dans la construction des prochaines générations d’infrastructures d’IA, en offrant une base technologique robuste, économe et évolutif pour répondre aux défis croissants du calcul massif.